- DEUTSCHLAND
- ® BUNDESREPUBLIK @ Offenlegungsschrift
 - _® DE 3742487 A1

19 lnt. Cl. 4: G 11 C 19/00

G 06 F 8/25 G 11 C 7/00 H 03 K 5/13 H 04 N 5/04

DEUTSCHES PATENTAMT Aktenzeichen: Anneldetag: Offenlegungstag:

P 37 42 487 A 15. 12. 87 7. 7.88

- (3) Unionspriorität: (2) (3) (3) 18.12.86 JP P 300382/68
- Anmelder: Mitsubishi Denki K.K., Tokio/Tokyo, JP
- (A) Vertreter: Prüfer, L., DipL-Phys., Pat-Anw., 8000 München


@ Erfinder:

Kawal, Hiroyuki; Yoshimoto, Masahiko, Itami, Hyoga, JP

Prüfungsantrag gem. § 44 PatG ist gestellt

Schaltung mit variabler Verzögerung zum Verzögem von Eingangsdaten

9 Schaftung mit variabler Verzögerung zum Verzögen
Herténmiliche Schaftungen haben die Nachteile, daß die
Anzahl der Verzögerungsstufen durch die Anzahl der Vergesehenen Register begreunt, die Spolitiverkapazität gerlag,
der Leistungsverbrauch hoch ist, durch die benötigten Register viel Platz verbraucht und mit zumehmender Anzahl der
Verzögerungsstufen die Schaltungsstruktur zum Setzen einies Verzögerungswertes komptibiert wird.
Erfindungsgemäß vergleicht eine Kohntdenzderektorschaltung (3) die von einer Verzögerungsdaten mit dem durch
Zählen von Taktimpulsen von einem Adressenzähler (2) auf
Vorfügung gestellten Adresseignal und legt ein Reast-Signal
(AS) an den Adressenzähler (2) auf auf eine zwor besimmten Adresse zurüdigssetzt und beginnt mit dem Zählen
von vorn. Ein Decoder (4) bestimmt eine Speicherzeile in
einem Speicherzeilenfald in Antwort auf das Adressenzähler
Detenlingabe- und - eusgabeschaftungen (8, 6) führen Lesseeinem Speicherzeilermete in Antwort eur des Andressignes Detreelingsbe- und -eusgabescheftunges (5, 6) führen Less-und Schreiboperationen sequentiell in Antwort euf ein von einer Steuerschaltung (7) ausgegebenes Steuersignel eus. Die Ausgangsinformation wird els verzögerte Eingzegein-formation erhalten. Verwendung zur Erkennung einer Bildsynchronizierung in einem Kommunikationssystem.



BUNDESDRUCKEREI 05. 88 808 827/453

11/60

Schaltung mit variabler Verzögerung zum Verzögern von Eingangsdaten mit einer Einrichtung (9) zum Empfangen der Eingangsdaten von außen, gosennzeichnet durch

kennteichnet durch eine Speichereinrichnung (1) mit einem Speicher-zellenfeld zum Speichern der Eingangsdaten, einer Einrichtung (7) zum Erzeugen eines Steuerti-gnales in Antwort auf ein Taktsignal

gnales in Antwort auf ein Taktsignal,
einer an die Einrichtung (9) zum Empfangen der
Eingangdaten angeschlossene Dateneingangseinrichtung (5) die auf das von der Steuereinrichtung
(7) erzeugte Steuersignal reagiert zum Schreiben
der Eingangdaten in die durch ein Signal zum Bestimmen einer Speicherzelle in der Speicherzelleneinrichtung (1) bestimmte Speicherzelle,
eine Datenausgabeeinrichtung (6) die auf das in der
Steuereinrichtung (7) erzeugte Steuersignal zum
Lesen der an die durch des Signal zum Bestimmen zu
einer Speicherzelle in der Speicherzelleneinrichtung (1) bestimmte Speicherzelle geschriebenen
Eingangsdaten und zum Ausgeben derselben reagiert, wobei die Steuereinrichtung (7) so zum Steugiert, wobei die Steuereinrichtung (7) so zum Steu-ern des zeitlichen Ablaufes ausgebildet ist, daß die 21 Schreiboperation der Eingungsdaten durch die Da-teneingangseinrichtung (5) durchgeführt werden kann nachdem die Leseoperation in die Datenaus-gabesinrichtung (6) von der bestimmten Speicher-

selle ausgeführt ist, eine Eftnrichtung (8) zum Erzeugen von Verzöge-rungsdaten und eine Speicherzellenbestimmung-einrichtung (2, 3, 4) die an die Speichereinrichtung (1) und die Einrichtung (8) zum Erzeugen der Verzögerungsdaten angeschlossen ist und auf ein Takt- 25 signal reagiert zum Anlegen des Signales, das eine Speicherzelle als Funktion der Verzögerungsdaten

Speicherzelle als Funktuon der verzogerungsoauen bestimmt an die Speichereinrichtung (1).

2. Schaltung mit variabler Verzögerung nach Anspruch 1, dadurch gekennzeitnet, daß die Speisocherzellenbestimmungseinrichtung (2, 3, 4) zum Zählen der Adressen und zum Ausgeben eines Adressensignales eine auf des Taktignal reagiemach Admenwichtung/führ.

Adressenignates eine aur des 1 axtugun renge-rende Adressenzählereinrichtung (2), die an die 45 eine Koinzidenzdetektoreinrichtung (3), die an die 45 Einrichtung (5) zum Erzeugen von Verzögerungs-daten und an die Adressenzählereinrichtung (2) anasten uma an die Adressenziniereinnichtung (2) angeschlossen it, und die auf das Taktispinal zum Vergleichen der Verzögerungsdaten mit dem Adressensignal reagiert und, werm die Koinzidens ersannt ist, ein Reset-Signal zum Zuröcksetzen der
Adressenzählereinrichtung (2) auf den vorbestimmten Warn zu die Adressenzählereinrichtung (2) auf den vorbestimmten Wert an die Adressenzählereinrichtung (2) an-

eine Decodereinrichtung (4), die an die Adressen-zihlereinrichtung (2) angeschlossen ist und die auf das Taktsignal zum Decodieren des Adressensigna-les reagien und an die Speichereinrichtung (1) das eine Speicherzelle bestimmende Signal anlegt, auf-

3. Schaltung mit variabler Verzögerung nach Anspruch 2 dadurch gekennzeichnet, daß die Koinzidenzdetektoreinrichtung (3) eine Verriegelungsschaltungseinrichtung (21) zum Empfangen der
Verzögerungsdaten und des Adreßignales und es
zum Autgeben verriegelter Verzögerungsdaten
und verriegelter Adreßtignale in Reaktion auf das
Taktrional

EV. PROGRAM TO DEPOS TO THE PROGRAM OF THE PROGRAM

eine Vergleichseinrichung (XOR 1 – XORm, NOR) die an die Ausgänge der Verriegelungsschal-tung (21) zum Vergleichen der verriegelten Verzö-

gerungsdaten mit dem verriegelien Adrebsignal und zum Ausgeben des Reset-Signales, wenn sie miteinander koinsident sind, aufweist.

Schaltung mit variabler Verzögerung nach An-spruch 1, dadurch gekennzeichnet, daß die Ver-gleichseinrichtung (XOR1-XORM, NOR) eine Mehrahl und Schleinstere (COR). Mehrzahl von Logikelementen (XOR 1-XORm) einer ersten Sorte zum Vergleichen der verriegeleiner ersten Sorte zum Vergleichen der verrlegel-ten Verzügerungsdaten mit einer Mehrzahl Bits mit dem verriegelten Adreßsignal mit einer Mehrzahl Bits an jedem entsprechendes Bit und zum Ausgo-ben von Koinzidenzignalen, wenn sie miteinande koinzident: sind, ein Logikelement (NOR) einer zweiten Sorte, das an den Ausgang der Mehrzahl von Logikelementen (NOR) i – XORah der erstell Sorte augeschlossen ist und das Reset-Signal aus-eilte men die Keinzidersiente in der State gibt, wenn die Koinzidenzsignale von allen Logik-elementen (XOR 1-XORm) der ersten Sorte aus-

elementen (XOR 1 - XORm) der ersten Sorte am-gegeben sind, sufweist.

5. Schaltung mit variabier Verzögerung nach An-spruch 2. dadurch gekennzeichnet, daß die Koinzi-denzdetektoreinchtung (5) eine Einrichtung (6) sufweist, die an die Einrichtung (8) zum Erzeugen der Verzögerungsdaten angeschlossen ist zum Ad-dieren einer vorbestimmten Zahl zu den Verzöge-nungsdaten und zum Anlegen der echnisteren Verrungsdaten und zum Anlegen der reduzierten Verzögerungsdaten an die Kolnzidenzdetektoreinrichzögerungsdaten an die Kolanidensdelektoreinrichung (3) als die Verzogerungsdaten, und eine Verzögerungsdaten, und eine Verzögerungsschaltungseinrichtung (42), die an die Koinzidensdetektoreinrichtung (3) angeschlossen ist rum Erhalten eines beschleunigeren Reset-Signales in Reaktion auf die reduzierten Verzögerungsdaten, die von der Koinzidensdetektoreinrichtung (3) ausgegeben sind und die das Reset-Signal in Reaktion auf das Taktuignal ausgibt, nachdem es durch die Taktuignal ausgibt, nachdem es

durch die Taktsignale entsprechend der gleichen vorbestimmten Zahl verzögert wurde, aufweist. 6. Schaltung mit vurlabler Verzögerung nach Anspruch 4. dadurch gekennzeichnet, daß die erste Sorte eine extdusiv ODER-Schaltung aufweist, und die zweite Sorte eine ODER-NICHT-Schaltung aufweist.

3. Schaltung mit variabler Verzögerung nach An-spruch 4, dadurch gekennzeichnet, daß die erste Sorte eine exklusiv ODER-NICHT-Schaltung aufweist, und die zweite Sorte eine UND-Schaltung

8. Schaltung mit variabler Verzögerung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Schaltung mit variabler Verzögerung als Verzögerungsschaltung zum Erkennen einer Bildsynchronisierung in einem Kommunikationssystem einsetzbar ist.

Beschreibung

Die Erfindung betrifft eine Schaltung mit variabler Verzögerung zum Verzögern von Eingangsdaten. Fig. 1 zeigt ein Blockschaltbild einer in einem Kom-munikationssystem eingesetzten Schaltung zum Erken-nen einer Bildsynchronisierung mit einem einstellbaren. Schieberegister. Im folgenden wird auf Fig. 1A Bezug genommen. Die Bezugszeichen 11-13 bezeichnen jeweils ein einstellbares Schieberegister, das Bezugszel-chen 14 bezeichnet eine Bildsynchronisierungserken-

nungsschaltung zum Emplangen der Eingangs- oder Ausgangssignale der einstellbaren Schleberegister 11-13 und zum Erkennen einer Bildsynchronisierung der Signale, die Bezugszeichen S1-S4 bezeichne Knoten, die die Eingabe und Ausgabe des jeweiligen einstellbaren Schieberegisters 11-13 und der Bildsynchronisierungserkennungsschaltung zeigen, und das Be-zugszeichen 15 bezeichnet eine Birdauereinstellschaltung zum Vorsehen einer Verzögerungszeit für jedes der einstellbaren Schieberegister 11-13 und zum Vorschen eines Bitdauersignales für jedes der einstellbaren Schieberegister 11-13. Ferner bezeichnet der Aus-druck "Bitdauer" die "Dauer der Verzögerungszeit" in dieser Beschreibung.

Fig. 1B zeigt die von der Schalung in Fig. 1A emp-fungenen Daten. Die Bezugszeichen DATA 0-DA-TA 4 bezeichnen Daten mit den notwendigen Informationen in diesen empfangenen Daten und die Bezugszeichen F1-F4 bezeichnen die zum Erkennen einer Bildsynchronisierung erforderlichen Bildsynchronisations-

Es folgt die Beschreibung der Arbeitsweise. Die in Fig. 18 gezeigten, von der in Fig. 1A gezeigten Schaltung empfangenen Daten werden über den Knoten S4 in des einstellbare Schleberegister 13 eingegeben dann von dieser Schaltung durch das einstellbare Schie-beregister 12 und das einstellbare Schieberegister 11 ausgegeben. Durch geeignetes Einstellen des an die einren Schieberegister 11-13 angelegten Bitdaue signales in Antwort auf ein zwischen den Bildsynchronisierungsmustern F1-F4 der empfangenen Daten enthaltenes Zeitintervall können die empfangenen Daten durch das Zeitintervall zwischen den Bildsynchronisierungsmustern F1-F4 an jedem der einstellbaren Schieberegister II-13 verzögert werden. Die Bildsyn-schronisierungsmuster F1, F2, F3 bzw. F4 können des-halb zu einem bestimmten Zeitpunkt gleichzeitig an den Knoten S 1, S 2, S 3 bzw. S 4 durch die Bildsynchronisierungserkennungsschaltung 14 erkannt werden und folglich anzeigen, daß die empfangenen Daten in genauer

ben anzeigen, dan die emprangenen bestehn gestehn.
Synchronisation empfangen wurden.
Fig. 2 zeigt im Blockschaltbild den Aufbau eines einstellbaren Schieberreisten. Es wird auf Fig. 2 Bezug genommen. Das Bezugszeichen 101 bezeichnet einen Decoder zum Bestimmen eines dem Wert der Verzögsrung entsprechenden Registers durch Eingeben eines Auswahlsignales mit & Bits, was der Bitdauereinstellschaltung 15 in Fig. 1A entspricht. Die Bezugszeichen MUX2-MUX2 (1≤ 2° + 1) bezeichnen Multiplexer, die eine Ausgabe eines Registers R I durchgeben, wenn sie durch den Decoder 101 angesteuert werden, und die eine Ausgabe eines linksseitigen Reginers durchgeben. wenn sie nicht angesteuert werden. Die Bezugszeichen R2..., Ri bezeichnen Register, die die Ausgabe der oben beschriebenen Multiplexer MUX2... MUXI verriegeln und diese an den restsseitigen Multiplexer ausgeben. Das Bezugszeichen Øbezeichnet ein Taktsignal. Das Bezugszeichen DI bezeichnet Eingangsdaten und das Bezugszeichen DO bezeichnet Ausgangsdaten.

Das einstellbare Schieberegister ist wie oben be- 60 schrieben aufgebaut. Der Decoder 101 erhält ein Aus-wahlsignaf und bestimmt einen Multiplexer von 2º Multiplexern. Wenn der i-te Multiplexer MUXI bestimmt wird, gibt nur der Multiplexer MUXI die Ausgabe des Registers R I durch, wogegen die anderen Multiplexer die Ausgabe des entsprechend linksseltigen Registers durchgeben Folglich verriegelt das Register R die Ausgabe des Registers R1 in Synchronisation mit dem

CENSOR DESCRIPTION OF THE PROPERTY OF THE PROP

Taktsignal Ø und die anderen Register verriegeln die Ausgaben der linksseitigen Register. Wenn das nachste Ausgeben der untsteltigen kegister, wenn das nacmur Taktrignal Ø einritt, verriegelt das Register Ri-I die Daten des Registers Ri und das Register Ri verriegelt die nächsten von dem Register R I ausgegebenen Da-ten. Durch Wiederholen der oben beschriebenen Arbeitsweise werden die Daten Di durch das Register R1 und das Register Ri bis zum Register R 2 so durchegge-ben, daß eine Verzögerung um beispielsweise (j + 1) Takte lettgesetzt wird und daher als dementsprechende Ausgangzidsten DO ausgegeben werden. Da das Schieberegister in der oben beschriebenen Weise aufgebam ist, ergaben zich Probleme daraus, daß

die Anzahl der Verzögerungsstulen in dem durch die Anzahl der vorgesehenen Register bestimmten Bereich begrenzt ist. Da ferner das Register als ein Speichereisment benutzt wird, ergaben sich weitere Probleme, daraus, daß viel Platz belegt werden muß, die Speicherka-pazität klein ist und der Leistungsverbrauch anwächst. Weiterhin ergaben sich Probleme daraus, daß der Schaltungsaufbau für das Einstellen eines Wertes der Verzögerung kompliziert wurde, wenn eine große Anzahl von Verzögerungsstufen benötigt wird.

Aufgabe der Erfindung ist es daher, eine Schaltung zur Verfügung zu stellen, in der die Einschränkung für die erforderliche Verzögerungszeit gemildert wird, eine größere Speicherkapazität erlangt wird und der Lei-

stungsverbrauch herabgesetzt wird.
Diese Aufgabe wird durch eine erfindungsgemäße Schaltung mit variabler Verzögerung zum Verzögern von Eingangsdaten gelöst, die die folgenden Merkmale aufweist: Eine Speicherzelenbestimmungseinrichtung, die an eine Speicherzeinrichtung mit einem Speicherzeilenfeld zum Speichern von Eingangsdaten angeschlos-sen ist und an eine Einrichtung zum Erzeugen verzöger-ter Daten entsprechend einem Taktsignal zum Anlegen eines Signales, das eins Speicherzelle in Abhängigkeit von den Verzögerungsdaten zu der Speichereinrichtung bestimmt, angeschlossen ist; eine an eine Einrichtun zum Empfangen der Eingangsdaten von außen ange schlossene Dateneingangseinrichtung, die an die Spei-chereinrichtung angeschlossen ist und auf ein von einer Steuereinrichtung erzeugtes Steuersignal in Antwort auf ein Taktsignal zum Schreiben der Eingangsdaten in eine in der Speichereinrichtung enthaltene und durch die Speicherzellenbestimmungseinrichtung bestimmte Speicherzelle anspricht; und eine an die Speicherein-richtung angeschlossene Datenausgabeeinrichtung, die auf das Steuersignal zum Lesen der in eine durch die Speicherzellenbestimmungseinrichtung bestimmte Speicherzelle geschriebenen Eingangsdaten und zum Ausgeben derseiben anspricht, wobei die Steuereinrichtung zum Steuern eines zeitlichen Ablaufes so geeignet ist, daß die Schreiboperation durch die Dateneingangseinrichtung nach der Leseoperation durch die Daten-ausgangzeinrichtung mit der bestimmten Speicherzeile durchgeführt wird.

Erfindungsgemtß legt die Speicherzellenbestim-mungseinrichtung ein Signal zum Bestimmen einer Speicherzelle, mit der die Datenausgabeeinrichtung und die Dateneingabeeinrichtung eine Leseoperation und eine Schreiboneration als eine Funktion von von einer Verzögerungsdatenerzeugungseinrichtung erzeugten Verzögerungsdaten durchführen, an die Speicherein-richtung an. Die Speichereinrichtung spricht auf das Signal zum Bestimmen einer Speicherzelle zum Durch-führen einer Lese- und Ausgabeoperation mit alten, bereits geschriebenen Daten und zum Durchführen einer

Schreiboperation mit neuen Eingangsdaten von der Eingangsdatenempfangseinrichtung durch eine Einrichtung der Datenausgangseinrichtung und der Dateneingangs-einrichtung an Durch Wiederholen der oben beschriebenen Operation werden verzögerte Eingangsdaten

ausgegeben.
Da erfindungsgemiß die Speichereinrichtung des Speicherzeilenfeld aufweist, wird der Vorteil herbeigeführt, daß eine höhere Speicherkapazität in einem kleineren belegten Bereich erhalten werden kann. Als weitere Vorteile sind zu erkennen, daß die Begrenzungen der Dauer der Verzögerungszeht erweitert sind und der Leistungsverbrauch verringert ist.

In einem bevorzugten erfindungsgemißen Ausfüh-rungsbeispiel weist die Speicherzeilenbestimmungsein-richtung folgende Merkmale auf: Eine an die Einrichtung zum Erzeugen der Verzögerungsdaten und an eine auf das Taktsignal zum Zählen der Adressen und zum Ausgeben eines Adreftsignales ansprechende Adressen-zählereinrichtung und auf das Taktsignal ansprechende Koinzidenzdetektorschaltung zum Vergleichen der verzögerten Daten mit dem Adreßsignal und zum Anlegen eines Reset-Signales zum Rücksetzen der Adressenzäh-lereinrichtung auf einen vorbestimmten Wert an die Adressenzählereiarichtung; und eine an die Adressen-zählereinrichtung angeschlossene und auf das Taktsi-gnal zum Decodieren des Adrebitgnates und zum Alej gen des eine Speicherzeile bestimmenden Signates an die Speichereinrichtung ansprechende Decodereinrich-

In dem bevorzugten erfindungsgemäßen Ausführungsbeispiel spricht die Adressenzählereinrichtung auf das Taktrignal zum sequentiellen Zählen der Adresser und zum Anlegen des Adrellsignales an die Koinzidens detektoreinrichtung und die Decodereinrichtung an z Die Kolnzidenzdetektoreinrichtung spricht auf das Der Kontzielungereiteren der von der Einrichtung zum Erzeugen der Verzögerungsdaten angelegten Verzögerungsdaten mit dem Adreßignal an und legt das Reset-Signal an die Adressenzthlereinrichtungen, wenn sie miteinander koinzidleren. Die Adressenzählereinrichtung spricht auf das Reset-Signal zum Wiederh der oben beschriebenen Operation an, nachdem der Adressenzähler auf den zuvor bestimmten Wert zurückgesetzt ist. Das an die Decodereinrichtung angelegte 45 gesetz de Da an die Decodereinstandig angelegie Adreßsignal wird durch die Decodereinstchtung dezo-diert und an die Speichereinsichtung als ein Signal für das decodierte Adreßsignal zum Bestimmen einer Spei-

cherzelle angelegt.
In dem bevorzugten erfindungsgemäßen Ausführungsbeispiel ist der Vorteil zu erkennen, daß die Spei-cherzellenbestimmungseinrichtung ohne die besondere Notwendigkeit einer externen Steuerung leicht durch die Adressenzählereinrichtung, die Decodereinrichtung und die Koinzidenzdetektorschaltung mit einem einfa- 33 chen Aufbau erhalten wird.

Weitere Merkmale und Zweckmäßigkeiten der Ersn-dung ergeben sich aus der Beschreibung eines Ausfüh-rungsbeispieles anhand der Figuren. Von den Figuren zeigt

Fig. 1A ein Blockschaltbild einer in einem Kommunikationssystem verwendeten Schaltung zum Erkennen einer Bildsynchronisierung mit einem einstellbaren Schieberegister,

Fig. 1B ein Diagramm eines schematischen Aufbaus der emplangenen Daten zum Beschreiben der Arbeits-weise der in Fig. 1A gezeigten Schaltung, Fig. 2 ein Blockschaltbild eines Schaltungsaufbaus ei-

Fig. 3 ein Blockschaltbild eines erfindungsgemäßen Schaltungsaufbaus der Schaltung mit variabler Verzö-

gerung. Fig. 4 ein Blockschaltbild eines erfindungsgemäßen Ausführungsbeispieles der Koinzidenzdetektorschal-

Fig. 5 ein Blockschaltbild eines weiteren erfindungs-gemäßen Ausführungsbeispieles der Koinzidenzdetekrichaltung.

Uniter Berugnahme auf die Figurea wird im folgenden ein erfindungsgemaßes Ausführungsbeispiel beschris-ben. Es wird auf Fig. 3 Bezug genommen. Das Bezug-zrichen 1 bezeichnet ein Speicherzellenfeld mit s Bit \times R Zeilen. Das Berugszeichen 2 bezechnet einen durch ein externes Taktrignal ϕ betriebenen Zeilenadressenzähler, der zurückgesetzt (reset) werden kann. Das Bezugszeichen 8 bezeichnet eine Verzügerungsdaten erzeugende Schaltung zum Erzeugen von verzöger-ten binären Daten DA 1 – DAm mit zi Bits zum Bestimmen einer Verzögerungszeit. Das Bezugszeichen 3 be-zeichnet eine Koinzidenzdetektorschaltung zum Erkennen der Koinzidenz der von der Verzögerungsdaten erzeugenden Schaltung 8 eingegebenen, verzögerten binären Daten DA 1 – DAm und zum Amsgeben der Signale A 1-Am von dem Adressenzähler 2. Das Bezugszeichen 4 bezeichnet einen Decoder zum Ansteuern einer Zeile des Speicherzellenfeldes 1. Das Bezugszeichen 5 bezeichnet eine Dateneingangsschaltung zum Emp-fangen der Daten DI1-DIn und zum Anlegen derselben an das Speicherzellenfeld 1 in Antwort auf das Steuersignal. Das Bezugszeichen 6 bezeichnet eine Datensusgaleschaftung zum Empfangen der Datum von dem Speicherzellenfeld 1 und zum Ausgeben derselben in Antwort auf das Steuerschaftung zum Erzeugen eines Steuersignales zum Steuern einer Leso- oder Schreib-operation des Speicherzellenfeldes 1 durch die Daten-peration des Speicherzellenfeldes 1 durch die Dateneingangsschaltung 5 und die Datenausgangsschaltung 6 in Antwort auf das Taktsignal 4.

in Antwort auf das Taktsignal G.

Fig. 4 zeigt eine erfindungsgemthe Koinzidenzdetektorschaltung. Im folgenden wird auf Fig. 4 Bezug genommen. Das Bezugszeichen 21 bezeichnet einen Verrieg tlungsschaltkreis zum Verriegeln einer verzögerten binären Information DAI(1 ≤ i ≤ m) und der Ausgabe

Ai des Adressenzählers 2 durch das Taktsignal G. Die Al des Adressenzihlers 2 durch dus Taktrignal 6. Die Bezugszeichen XOR 1—XORm bezeichnen exthusiv ODER-Schaltungen, in die die in der Verriegelungsschaltung 21 gehaltenen verzögerten Datten DAI und die Ausgabe Al des Adressenzihlers 2 eingegeben werden. Das Bezugszeichen NOR bezeichnet eine ODER-NICHT-Schaltung zum Empfangen der Aungabe von den XOR 1—XORm-Schaltungen als Eingabe und weist m Eingange suf. Das Bezugszeichen RS bezeichnet einen Ausgang der ODER-Nicht-Schaltung und ein Reset-Signal zum Ricksetzen des Adressenzihlers 2. Es folst die Beschreibung der Operation die in einem

Es folgt die Beschreibung der Operation, die in einem einstellbaren Schieberrgister wie oben beschrieben ab-läuft, wenn der Wert des Adressenzählers 2 auf "U.zu-rückgesetzt ist und eine Verzögerung von / Stufen von der Verzögerungsdaten erzeugenden Schaltung 8 durch die verzögerungsdaten erzeugenden Schaltung 8 durch die verzögerten Bindärdaten DAI festgesetzt ist. Im fol-genden wird auf Flg. 3 Bezug genommen. Die Daten-ausgabeschaltung 6 liest den Inhalt einer Zeilte des Spei-cherzeillenfeldes 1 entsprechend der Adresse V im Derzeitlenfeldes 1 entsprechend der Adresse V im Obereinstimmung mit einem Kommando der Steuer-schaltung 7 und gibt selbigen an den Ausgang DO 1-DOn Dann Oberschreitet die Dateneingangs

schaltung 5 die Daten DI 1 - DIn auf derselben Zeile auf bit-parallele Weise Der Adressenzähler 2 zählt aufwarts mit der fallenden Flanke des Taktsignales Q und der Decoder 4 erhält die Ausgangssignale A 1-Am des Adressenzählers 2 mit der anstelgenden Flanke des Taktignales Ø, führt die Decodierung aus und bestimmt eine bestimmte ausgezählte Zelle. In Übereinstimmung mit der Steuerschaltung 7 führen die Datenausgabe-schaltung 6 und die Dateneingabeschaltung 5 eine Lessoperation und eine Schreiboperation sequentiell von und zu der Zeile des durch den Decoder 4 von dem Wert des Adressenzählers 2 bestimmten Speicherfeldes 1 durch. Mit der Anstegsflanke des (1-1)-ten Taktes ver-negelt der Decoder 4 den Wert des Adressenzählers 2 entsprechend der (1-1), und die Datenausgangsschaltung 6 und die Dateneingangsschaltung 5 führen eins Datenlese- und -schreiboperation von und zu der (-1)-ten Zeile durch. Mit der abfallenden Flanke des - 1)-ten Taktes Øzihlt der Adressenzihler 2 aufwirts Wenn ein Ausgangswert des Adressenzählers 2 ein zu / zu entsprechender Wert wird, koinzidieren die verzögerbinaren Daten DA 1-DAm mit den Ausgangssignalen A 1 – Am des Adressenzühlers 2 in der Kolmi-denzdetektorschaltung 3. Deshalb wird das Reset-Si-gnal RS von der Kolmzidenzdetektorschaltung 3 erzeugt : und an den Adressenzähler 2 angelegt und der Adressenzähler 2 dann zurückgesetzt. Wenn die Koinzidenz detektorschaltung in Fig. 4 beispielsweise benutzt wird werden alle m-Ausgangssignale der XOR 1—XORm-Schaltungen suf "low" gesetzt, worsus folgt, daß mit dem Empfangen dieser Signale die ODER-NICHT-Schaltung das Reset-Signal RS mit hohem Pegel ausgibt und der Adressenzähler 2 auf die Adresse "V" zurückge-

Mit der Anruegsilanke des I-ten Taktes Ø wird die 33 Adresse V in dem Decoder 4 verniegelt, und die Daten-ausgabeschaltung 6 und die Daten-ausgabeschaltung 5 lesen die anlänglich in die Adresse V geschriebenen Daten, geben dieselben an die DO1-DOm aus und überschreiben dann die nächsten Eingangsdaten an der 40 Adresse V.

Durch Wiederholen der oben beschriebenen Operation kann ein Verzögerungsschleiberegister mit (1-2*) Stufen aufgebaut werden. Jist dabei ein programmienbarer und von außen durch den Benutzer einstellbarer as Wert. Durch Anlegen der verzögerten binären Daten DA 1-DAn an die Schältung kann ein Schieberegister einer beliebigen, vom Benutzer gewünschten Länge

(32*) aufgebaut werden.

Das Speicherzellenfeld kann die Lese- und Schreiboperation asynchron in einer Speicherzelle vom FAST
IN FAST OUT-Typ durchführen.

Die Operation kann ebenfalls in einer Speicherzelle mit einer gemeinsamen Lesse- und Schreibe-Bitleitung durchgeführt werden (wie zum Belspiel einer statischen st Speicherzelle, einer dynamischen Zelle mit einem Transistor und einer kapazitiven Zelle). In so einem Fall ha-

ben die Datenausgangsschaltung 6 und die Dateneingangsschaltung 5 Zugriff auf die gemeinsame Bitleitung.
Obwohl die Koinzidenzdetektorschaltung 3 so gezeigt ist, daß sie ein erkhustv ODER-Element und ein
ODER-NICHT-Element aufweist, kann in dem Austifbrungsbeispiel nach Fig. 4 dieselbe Operation ausgeführt
werden, falls das exklusiv ODER-Element bzw. das
ODER-NICHT-Element durch ein exklusiv ODER- ss
NICHT-Element bzw. ein UND-Element ersetzt werden sollten.

Obwohl das Speicherzellenseld in dem obigen Aus-

führungsbeispiel so gezeigt ist, daß es a Bit × R Zeilen aufweist, kann es auch so aufgebaut sein, daß es a Bit × R Zeilen × / Spaiten aufweist in diesem Falle weist der Decoder 4 eine Mehrzahl (R) Zeilendecodereinrichtungen und eine Mehrzahl (I) Spaitendecodereinrichtungen und eine Mehrzahl (I) Spaitendecodereinrichtungen auf, wodurch eine größer Menge von Dateneinheiten benutzt werden kann.
Das oblien Aufführungsbeispiel ist so aufgebaut daß


Das obige Ausführungsbeispiel ist so aufgebaut, daß der Adressenzhiher zurückgesetzt werden kann, nach dem die Kolnzidenz der durch den Benutzer eingestellten verzögerten binären Daten und der Ausgangswerte des Adressenzhihers durch die Kolnzidenzdetektenschaltung 3 erkannt worden ist. in diesem Aufban wird der Ausgang des Adressenzhihers manchmal spät auf Wanrückgesetzt, wei eine Verzögering erzeugt wurde, bevor die Kolnzidens bestimmt ist und ein Reser-Signal ausgegeben wird. Damit das vermieden wird und eine hobe Geschwindigkeit erreicht wird, kann die Kolnzidenschaltung 3 plus einem Addierer und einer Vernögenbaltung eingesetzt werden.


In Pig. 5 int ein Blockschaltbild einer Kolnzidenzeiteltrorschaltung zum Verbinden einer verzögerten Ertertorschaltung zum Verbinden einer verzögerten erterten verzögerten Ertertorschaltung zum Verbinden einer verzögerten erterten verzögerten erterten erterten verzögerten erterten verzögerten erterten erte

In Fig. 5 ist ein Blockschalbild einer Konzidensdetektorschaltung zum Verbinden einer verzögerten Erzeugung des Reset-Signales gezeigt. Im folgenden wird
auf Fig. 5 Bezug genommen. Das Bezugszeichen 41 bezeichnet einem m-Bit-Addierer zum Substrahleren einer
1 von den verzögerten Binkrdaum DA 1—DAm. Das
Bezugszeichen 3 bezeichnet dieselbe Kohnidenndenzhtorschaltung wie in dem obigen Amführungsbeitpiel.
Das Bezugszeichen 42 bezeichnet eine Verriegelungsschaltung zum Hahten eines von der Kohnidenzschaltung 3 ausgegebenen Kohnidenzignales ES für einen
Takt, wenn die Kohnidenz erkannt wird, und das dam
als ein Reset-Signal RS ausgegeben wird. Bezugszeichen 43 bezeichnet eine Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Reset-Signales. In der Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Ergebnissignales gibt die Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Ergebnissignales gibt die Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Ergebnissignales gibt die Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Ergebnissignales gibt die Kohnidenzdetektorschaltung
zum Verhindern einer Verzögerung der Erzeugung des
Ergebnissignales Rohn des Adressenzhliers die (j-1)
entsprechende Adresse erreich. Das Kohnidenzignal
ES wird in der Verriegehungsschaltung verriegelt, gibt
das Reset-Signal RS ummittetibar nach Erhalten des Signales 6 aus und setzt dann den Inhalt des Adressenzihlers 2 auf V zurück. Durch die Verwendung dieser
Schaltung wird das Reset-Signal RS zum Zurücksetung
des Adressenzählers 2 an den Adressenzählers 2 unn
zehlinder werden kann.

Wie oben beschrieben weist eine erfindungsgemäße Schaltung mit variabler Verzögerung eine Speichereinrichtungseinheit mit einem Speicherzeilenfeld und einer Adressenzhlereinrichtung, einer Decodereinrichtung und einer einfachen Koinzidenzdesektoreinrichtung auf. Die Schaltung hat deshalb vorreilhalte Merkmale, die da sind, daß eine größere Speicherkapzaltät in einem kleineren belegten Bereich erreicht wird, die Begrenzung der Dauer einer Verzögerungszeit durch die beschränte Speicherkapzzität gemildert und der Leistungsverbrauch verringert wird.

SS0022002073








FIG. 4





FIG. 5



Translator's notes re DE 3742487:

 This document was originally written in Japanese and translated into German. There are some inconsistencies that cannot be resolved in the translation from German to English.

Example:

In claim 1, the second-last part of the body reads:

"... in such a way that the operation of writing of the input data by the data-input device (5) can be performed after the operation of reading into the data-output device (6) has been executed by the specified storage cell,"

The corresponding recitation in the specification is:

- "...in such a way that the write operation by the data-input device is performed after the read operation by the data-output device with the specified storage cell."
- Some obvious errors in the German have been corrected:

Examples:

OR NOT element to NOT OR element [Japanese word order inverted compared to German and English]

fast in fast out [the actual words in German] to first in first out [the Japanese "romanji" can be read either as "fast" or "first"]

3. Apparent missing words have been added in brackets.

Example:

... a comparing device which [is connected] to the outputs ...

German Patent Office

German Patent Application (Laid open)

DE 3742487 A1

Int. Cl. 4 G 11 C 19/00 G 06 F 9/26 G 11 C 7/00 H 03 K 5/13 H 04 N 5/04

File No. P 37 42 487.4
Application date Date laid open Date 13, 1988

30	Union priority: 32 33 31 16 December 1986 JP P 300382/86	72	Inventors: Kawai, Hiroyuki; Yoshimoto,
71	Applicant: Mitsubishi Denki K.K., Tokyo, JP		Masahiko, Itami, Hyogo, JP
74	Agent: Prûfer, L., DiplPhys., Patent Attorney, 8000 Munich		

Request for examination per § 44 Patent Act filed

54 VARIABLE-DELAY CIRCUIT FOR DELAYING INPUT DATA

Conventional circuits have the disadvantage that the number of delay stages is limited by the number of available registers, the storage capacity is small, the power consumption is high, much space is consumed by the needed registers and the circuit structure for setting a delay value becomes progressively more complex with increasing number of delay stages.

According to the invention, a coincidence detector circuit (3) compares the delay data applied by a circuit (8) which generates delay data with the address signal provided by an address counter (2) via counting of clock pulses, and applies a reset signal (RS) to the address counter (2) when these values coincide. The address counter (2) is reset to a predetermined address and begins counting from the starting value. A decoder (4) specifies a storage cell in a storage-cell array in response to the address signal. Data input and output circuits (5, 6) execute read and write operations sequentially in response to a control signal output by a control circuit (7). The output information is obtained as delayed input information.

[see end of text for translation of Fig. 3]

Use for recognition of image synchronization in a communication system

Translation: German Patent DE 3742487 A1

Page 1 of 10

Claims

- 1. A variable-delay circuit for delaying input data, which circuit has a device (9) for receiving input data from external sources, characterized by
- a storage device (1) with a storage-cell array for storing input data,
- a device (7) for generating a control signal in response to a clock signal,
- a data-input device (5), which is connected to the device (9) for receiving the input data and which responds to the control signal generated by the control device (7) to write the input data into the storage cell specified by a signal for specifying a storage cell in the storage-cell device (1),
- a data-output device (6), which responds to the control signal generated in the control device (7) to read the input data written to the storage cell specified by the signal to specify a storage-cell in the storage-cell specifying device (1) and to output the same, the control device (7) being designed to control the time sequence in such a way that the operation of writing of the input data by the data-input device (5) can be performed after the operation of reading into the data-output device (6) has been executed by the specified storage cell,
- a device (8) for generating delay data and a storage-cell specifying device (2, 3, 4), which is connected to the storage device (1) and the device (8) for generating delay data, and which responds to a clock signal to apply to the storage device (1) the signal which specifies a storage cell as a function of the delay data.
- 2. A variable-delay circuit according to claim 1, characterized in that the storage-cell specifying device (2, 3, 4) for counting the addresses and for outputting an address signal is provided with an address-counting device (2) which responds to the clock signal,
- with a coincidence detector device (3), which is connected to the device (8) for generating delay data and to the address-counting device (2), responds to the clock signal to compare the delay data with the address signal and, when coincidence is recognized, applies a reset signal to reset the address-counting device (2) to the predetermined value in the address-counting device (2), and with a decoding device (4), which is connected to the address-counting device (2), responds to the clock signal to decode the address signal, and applies to the storage device (1) the signal which specifies a storage cell.
- 3. A variable-delay circuit according to claim 2, characterized in that the coincidence detector device (3) is provided with an interlocking-circuit device (21) for receiving the delay data and the address signal and for outputting interlocked delay data and interlocked address signals in response to the clock signal,
- and with a comparing device (XOR1 to XORm, NOR), which [is connected] to the outputs of the interlocking circuit (21) for comparing the interlocked delay data with the interlocked address signals and for outputting the reset signal when these are coincident with one another.

Translation: German Patent DE 3742487 A1

Page 2 of 10

4. A variable-delay circuit according to claim 3, characterized in that the comparing device (XOR1 to XORm, NOR) is provided with a plurality of logic elements (XOR1 to XORm) of a first kind for comparing the interlocked delay data containing a large number of bits with the interlocked address signal containing a large number of bits at each corresponding bit and for outputting coincidence signals when these are coincident with one another, a logic element (NOR) of a second kind, which is connected to the output of the plurality of logic elements (XOR1 to XORm) of the first kind and which outputs the reset signal when the coincidence signals of all logic elements (XOR1 to XORm) of the first kind have been output. 5. A variable-delay circuit according to claim 2, characterized in that the coincidence detector device (3) is provided with a device (41) which, for the purpose of adding a predetermined number to the delay data and of applying to the coincidence detector device (3) the reduced delay data as the delay data, is connected to the device (8) for generating the delay data, and is provided with a delay-circuit device (42), which is connected to the coincidence detector device (3) to receive an accelerated reset signal in response to the reduced delay data output by the coincidence detector device (3) and which outputs the reset signal in response to the clock signal after it has been delayed by the clock signals for a time corresponding to the same predetermined

- 6. A variable-delay circuit according to claim 4, characterized in that the first kind is provided with an exclusive OR circuit and the second kind is provided with a NOT OR circuit.
- 7. A variable-delay circuit according to claim 4, characterized in that the first kind is provided with an exclusive NOT OR circuit and the second kind is provided with an AND circuit.
- 8. A variable-delay circuit according to one of claims 1 to 7, characterized in that the variable-delay circuit can be used as a delay circuit for recognition of image synchronization in a communication system.

Specification

The invention relates to a variable-delay circuit for delaying input data.

Fig. 1 shows a block diagram of a circuit used in a communications system for recognition of image synchronization with an adjustable shift register. Referring now to Fig. 1A, reference symbols 11 to 13 each denote an adjustable shift register, reference symbol 14 denotes an image synchronization recognition circuit for receiving the input or output signals of adjustable shift registers 11 to 13 and for recognizing image synchronization of the signals, reference symbols S1 to S4 denote nodes which show the input and output of the respective adjustable shift register 11 to 13 and of the image synchronization recognition circuit, and

reference symbol 15 denotes a bit-duration adjustment circuit for providing a delay time for each of the adjustable shift registers 11 to 13 and for providing a bit-duration signal for each of the

Translation: German Patent DE 3742487 A1

number.

Page 3 of 10

adjustable shift registers 11 to 13. In this specification, the term "bit duration" is also to be understood as "duration of the delay time".

Fig. 1B shows the data received by the circuit in Fig. 1A. Reference symbols *DATA* 0 to *DATA* 4 denote data containing the necessary information in these received data, and reference symbols F1 to F4 denote the image synchronization patterns necessary for recognition of image synchronization.

The principle of operation will now be described. The data shown in Fig. 1B and received by the circuit shown in Fig. 1A are input via node S4 into adjustable shift register 13 and then output by this circuit through adjustable shift register 12 and adjustable shift register 11. By suitable adjustment of the bit-duration signal applied to adjustable shift registers 11 to 13 in response to a time interval contained between image synchronization patterns F1 to F4 of the received data, the received data can be delayed at each of the adjustable shift registers 11 to 13 by the time interval between image synchronization patterns F1 to F4. Image synchronization patterns F1, F2, F3 and F4 can therefore be recognized simultaneously at a specified instant at nodes S1, S2, S3 and S4 by image synchronization recognition circuit 14, thus indicating that the received data have been received in exact synchronization.

Fig. 2 shows a block diagram of the structure of an adjustable shift register. Referring now to Fig. 2, reference symbol 101 denotes a decoder for specifying a register corresponding to the delay value by inputting a selection signal with k bits, which corresponds to bit-duration adjustment circuit 15 in Fig. 1A. Reference symbols MUX2 to MUX1 (where $i \le 2^k + 1$) denote multiplexers, which allow through passage of the output of a register R1 when they are selected by decoder 101 and which allow through passage of an output of a left-side register when they are not selected. Reference symbols $R2 \dots Ri$ denote registers which interlock the output of the aforesaid multiplexers MUX2 to MUX1 and output the same to the right-side multiplexer. Reference symbol \mathcal{O} denotes a clock signal. Reference symbols DI and DO denote input and output data respectively.

The adjustable shift register has the structure described hereinabove. Decoder 101 receives a selection signal and specifies one multiplexer of 2^k multiplexers. When the *i*-th multiplexer MUXi is specified, only multiplexer MUXi allows through passage of the output of register R1, whereas the other multiplexers allow through passage of the output of the corresponding left-side register. Consequently register Ri interlocks the output of register R1 in synchronization with clock signal Φ , and the other registers interlock the outputs of the left-side registers. When the next clock signal Φ arrives, register Ri - 1 interlocks the data of register Ri and register Ri interlocks the next data output by register R1. By repetition of the mode of operation described hereinabove, the data DI are allowed through passage by register R1 and register Ri to register R2 in such a way that a delay such as (i + 1) clock pulses is set and thus these data are output as the corresponding output data DO.

Translation: German Patent DE 3742487 A1

Page 4 of 10

Since the shift register has a structure of the type described hereinabove, problems arose from the fact that the number of delay steps is limited in the range specified by the number of registers provided. Furthermore, since the register is used as a storage element, further problems arose from the fact that much space must be occupied, the storage capacity is small and the power consumption increases. Additional problems arose from the fact that the circuit structure for adjustment of a delay value became complex when a large number of delay stages is needed.

The object of the invention is therefore to provide a circuit in which the limitation on the necessary delay time is relaxed, a larger storage capacity is achieved and the power consumption is lowered.

This object is achieved by an inventive variable-delay circuit for delaying input data, which circuit has the following features: A storage-cell specifying device, which is connected to a storage device with a storage-cell array for storing input data and is connected to a device for generating delayed data corresponding to a clock signal for applying a signal which specifies a storage cell as a function of the delay data to the storage device; a data-input device which is connected to a device for receiving the input data from external sources, is connected to the storage device, and responds to a clock signal generated by a control device in response to a clock signal to write the input data into a storage cell contained in the storage device and specified by the storage-cell specifying device; and a data-output device, which is connected to the storage device, responds to the control signal to read the input data written into a storage cell specified by the storage-cell specifying device and to output the same, the storage device being suitable for controlling a time sequence in such a way that the write operation by the data-input device is performed after the read operation by the data-output device with the specified storage cell.

According to the invention, the storage-cell specifying device applies to the storage device a signal for specifying a storage cell, with which the data-output device and the data-input device perform a read operation and a write operation as a function of delay data generated by a delay-data generating device. The storage device responds to the signal to specify a storage cell for performing a read and output operation with old, already written data and to perform a write operation with new input data from the input-data receiving device by a device of the data-output device and of the data-input device. By repetition of the operation described hereinabove, delayed input data are output.

Since according to the invention the storage device is provided with the storage-cell array, the advantage is achieved that a greater storage capacity can be maintained in a smaller occupied area. Further obvious advantages are that the limits on delay-time duration are expanded and the power consumption is lowered.

In a preferred inventive practical example, the storage-cell specifying device has the following features: A coincidence-detector circuit which [is connected] to the device for

Translation: German Patent DE 3742487 A1

Page 5 of 10

generating the delay data and to an address-counting device responding to the clock signal to count the addresses and to output an address signal and which responds to the clock signal compares the delayed data with the address signal and applies a reset signal in order to reset the address-counting device to a predetermined value in the address-counting device; and a decoding device which is connected to the address-counting device and responds to the clock signal to decode the address signal and to apply to the storage device a signal which specifies a storage cell.

In the preferred inventive practical example, the address-counting device responds to the clock signal to count sequentially the addresses and to apply the address signal to the coincidence detector device and to the decoding device. The coincidence detector device responds to the clock signal to compare with the address signal the delay data applied by the device for generating the delay data, and applies the reset signal to the address-counting devices when they coincide with one another. The address-counting device responds to the reset signal to repeat the operations described hereinabove after the address counter has been reset to the predetermined value. The address signal applied to the decoding device is decoded by the decoding device and applied to the storage device as a signal for the decoded address signal to specify a storage cell.

In the preferred inventive practical example, it is an obvious advantage that, by means of the address-counting device, the decoding device and the coincidence detector device, a storagecell specifying device of simple structure is easily obtained, without the particular need for an external controller.

Further features and advantages of the invention will become evident from the description of a practical example with reference to the figures, wherein:

Fig. 1A shows a block diagram of a circuit used in a communications system for . recognition of image synchronization with an adjustable shift register;

Fig. 1B shows a diagram of a schematic structure of the received data for describing the principle of operation of the circuit shown in Fig. 1A;

Fig. 2 shows a block diagram of the structure of the circuit of an adjustable shift register;

Fig. 3 shows a block diagram of an inventive circuit structure of the variable-delay circuit;

Fig. 4 shows a block diagram of an inventive practical example of the coincidence detector circuit:

Fig. 5 shows a block diagram of a further inventive practical example of the coincidence detector circuit.

Referring now to the figures an inventive practical example will be described hereinafter. In Fig. 3, reference symbol 1 denotes a storage-cell array with n bits $\times R$ rows. Reference symbol 2 denotes a row address counter which is driven by an external clock signal \mathcal{O} and which can be

Translation: German Patent DE 3742487 A1

Page 6 of 10

reset). Reference symbol 8 denotes a delay-data generating circuit for generating delayed binary data DA1 to DAm with m bits for specifying a delay time. Reference symbol 3 denotes a coincidence detector circuit for recognizing coincidence of the delayed binary data DA1 to DAm input by delay-data-generating circuit 8 and for outputting signals A1 to Am by address counter 2. Reference symbol 4 denotes a decoder for selecting a row of storage-cell array 1. Reference symbol 5 denotes a data-input circuit for receiving the data DI1 to DIn and for applying the same to storage-cell array 1 in response to the control signal. Reference symbol 6 denotes a data-output circuit for receiving the data from storage-cell array 1 and for outputting the same in response to the control signal. Reference symbol 7 denotes a control circuit for generating a control signal to control a read or write operation of storage-cell array 1 by data-input circuit 5 and data-output circuit 6 in response to clock signal Φ .

Fig. 4 shows an inventive coincidence detector circuit. In Fig. 4, reference symbol 21 denotes an interlocking switching circuit for interlocking a delayed binary information DAi (where $1 \le i \le m$) and the output Ai of address counter 2 by clock signal \mathcal{O} . Reference symbols XOR1 to XORm denote exclusive OR circuits, into which the delayed data DAi held in interlock circuit 21 and the output Ai of address counter 2 are input. Reference symbol NOR denotes a NOT OR circuit for receiving the output of circuits XOR1 to XORm as input, and it has m inputs. Reference symbol RS denotes an output of the NOT OR circuit and a reset signal for resetting address counter 2.

There will now be described the operation which takes place in an adjustable shift register as described hereinabove when the value of address counter 2 is reset to "0" and a delay of I stages is fixed by delay-data-generating circuit 8 via delayed binary data DAI. Referring now to Fig. 3, data-output circuit 6 reads the contents of a row of storage-cell array 1 which corresponds to the "0" address in agreement with a command of control circuit 7, and transmits the same to output DO1 to DOn. Data-input circuit 5 then overwrites the data DI1 to DIn on the same line by a bit-parallel process. Address counter 2 counts incrementally with the trailing edge of clock signal O, and decoder 4 receives output signals A1 to Am of address counter 2 with the leading edge of clock signal ϕ , executes decoding and specifies a particular counted row. In agreement with control circuit.7, data-output circuit 6 and data-input circuit 5 perform a read operation and a write operation sequentially from and to the row of storage array 1 specified by decoder 4 from the value of address counter 2. With the leading edge of the (1-1)-th clock pulse, decoder 4 interlocks the value of address counter 2 corresponding to (1-1), and data-output circuit 6 and data-input circuit 5 perform a data read and write operation from and to the (l - 1)-th row. With the trailing edge of the (l-1)-th clock signal Φ , address counter 2 counts incrementally. When the output value of address counter 2 reaches a value corresponding to I, the delayed binary data DA1 to DAm coincide with the output signals A1 to Am of address counter 2 in coincidence detector circuit 3. Thus reset signal RS is generated by coincidence

Translation: German Patent DE 3742487 A1

Page 7 of 10

detector circuit 3 and applied to address counter 2, and address counter 2 is then reset. As an example, when the coincidence detector circuit in Fig. 4 is used, all m output signals of circuits XOR1 to XORm are set to "low", from which it follows that, with reception of these signals, the NOT OR circuit outputs reset signal RS with high level and address counter 2 is reset to the "0" address.

With the leading edge of the l-th clock signal \mathcal{O}_l , the "0" address in decoder 4 is interlocked and data-output circuit 6 and data-input circuit 5 read the data initially written into the "0" address, output the same to DO1 to DOm and then overwrite the next input data at the "0" address.

By repetition of the operation described hereinabove there can be constructed a delay shift register with $(l=2^m)$ stages, where l is a programmable value that can be adjusted externally by the user. By application of the delayed binary data DA1 to DAm to the circuit, there can be constructed a shift register of any length $(\leq 2^m)$ that the user desires.

The storage-cell array can perform the read and write operation asynchronously in a storage cell of the FIRST-IN-FIRST-OUT type.

The operation can also be performed in a storage cell with a shared read and write bit circuit (such as a static storage cell, a dynamic cell with a transistor and a capacitive cell). In such a case data-output circuit 6 and data-input circuit 5 both have access to the shared bit circuit.

Although coincidence detector circuit is shown in a form in which it comprises an exclusive OR element and a NOT OR element, the same operation can be executed, in the practical example according to Fig. 4, if the exclusive OR element and the NOT OR element were to be replaced respectively by an exclusive NOT OR element and an AND element.

Although the storage-cell array in the foregoing practical example is shown in a form in which it comprises n bits $\times R$ rows, it can also be constructed in a form in which it comprises n bits $\times R$ rows $\times J$ columns. In this case decoder 4 is provided with a plurality (R) of row-decoding devices and a plurality (I) of column-decoding devices, whereby a larger quantity of data units can be used.

The foregoing practical example is constructed such that the address counter can be reset after coincidence between the delayed binary data adjusted by the user and the output values of the address counter has been recognized by coincidence detector circuit 3. In this structure the output of the address counter is frequently late in being reset to "0", because a delay was generated before coincidence was recognized, thus leading to output of a reset signal. To prevent this situation and to achieve high speed, coincidence circuit 3 can be used in combination with an adder and an interlock circuit.

In Fig. 5 there is shown a block diagram of a coincidence detector circuit for linking [sic: preventing?] delayed generation of the reset signal. In Fig. 5, reference symbol 41 denotes an m-

Translation: German Patent DE 3742487 A1

Page 8 of 10

bit adder for subtracting 1 from the delayed binary data DA1 to DAm. Reference symbol 3 denotes the same coincidence detector circuit as in the foregoing practical example. Reference symbol 42 denotes an interlock circuit for holding a coincidence signal ES output by coincidence detector circuit 3 for one clock pulse when coincidence is recognized, then outputting it as a reset signal RS. Reference symbol 43 denotes a coincidence detector circuit for preventing a delay in generation of the reset signal. In the coincidence detector circuit for preventing a delay of generation of the result signal, the coincidence detector signal outputs coincidence signal ES when a delay of I stages has been set by the binary data DAI and the output A1 to Am of the address counter has reached the address corresponding to (I - 1). Coincidence signal ES is interlocked in the interlock circuit, outputs reset signal RS immediately after receiving the signal RS for resetting address counter 2 is immediately output, with the result that a reset operation of address counter 2 can be prevented from being late.

As described hereinabove, an inventive variable-delay circuit is provided with a storage device unit with a storage-cell array and an address-counting device, a decoding device and a simple coincidence detector device. The circuit therefore has advantageous features, in that a larger storage capacity is achieved in a smaller occupied area, the limitation on the duration of a delay time due to restricted storage capacity is relaxed, and the power consumption is lowered.

Translation: German Patent DE 3742487 A1

Page 9 of 10

Key to figures

Fig. 1A	
11, 12, 13 14 15 Bitdauersignal Empfangene Daten	Adjustable shift register Image-synchronization recognition circuit Bit-duration adjustment circuit Bit-duration signal Received data
Fig. 1B	
Empfangene Daten	Received data
Fig. 2	
Auswahlsignal Ausgangsdaten Eingangsdaten	Selection signal Output data Input data
Fig. 3	·
1 2 3 4 5 6 7 8 Taktsignal Fingangsdaten Ausgangsdaten Steuersignal	Storage-cell array Address counter Coincidence detector circuit Decoder Data-input circuit Data-output circuit Control circuit Delay-data generating circuit Clock signal Input data Output data Control signal
Fig. 4	
Verriegelungsschaltkreis	Interlocking switching circuit
Fig. 5	
3 41 Taktsignal	Coincidence detector circuit Adder Clock signal

Translation: German Patent DE 3742487 A1

Page 10 of 10

Accent on Languages

I, the undersigned, hereby certify:

The translation from

German into English

of German Patent (Offenlegungsschrift) DE 3742487 A1 was prepared by a professional translator familiar with the subject technology who is fluent in this pair of languages, and proofread by a similarly skilled translator conversant in both of these languages; and that the said translation is an accurate, true and complete rendition into English from its original German-language text, and that nothing has been added thereto or omitted therefrom, to the best of our knowledge and belief.

For Accent on Languages

Gary Gerard, Principal

 Berkeley, California 94707-2215 phone: 510.525.0625 • fax: 510.525.7811 Serkeley . Paris

1702 SOLANO AVE. BISPIKELEY, CA 64707

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.